언제나 휴일

명령어 방식 이번에는 정보처리기사 필기 과목인 전자계산기 구조의 명령어 방식을 알아보아요. 명령어 방식 명령어는 명령부(OP Code + Mode)와 자료부(주소필드, Operand)로 구성합니다. 이 중에 자료부(Operand 부)에 올 수 있는 개수에 따라 명령어 방식을 구분합니다. 0주소 명령어(0 Address Instruction) 1주소 명령어(1 Address Instruction) 2주소 명령어(2 Address Instruction) 3주소 명령어(3 Address Instruction) 0주소 명령어(0 Address Instruction) OP Code 부만 있고 주소를 지정하는 자료부(Operand 부)가 없는 명령어 모든 연산은 Stack 메모리의 TOP(Stack 포인터)이 가리..

명령어 주소 결정 방식 이번에는 정보처리기사 필기 과목인 전자계산기 구조의 명령어 주소 결정 방식을 알아보아요. 명령어의 주소 필드를 사용하는 방식에는 직접 모드, 간접모드가 있습니다. 이 외에 묵시적 모드, 즉시적 모드, 계산에 의한 방식이 있습니다. 직접 모드(Direct Mode) 주소 필드(Operand)에 사용할 자료의 주소를 표현하는 방식입니다. 주소 길이는 메모리 크기가 2의 n승일 때 n비트로 제약을 받습니다. 직접 모드(Direct Mode) 간접 모드(Indirect Mode) 주소 필드 주소 필드(Operand)에 사용할 자료가 있는 주소를 저장한 주소를 표현 최소한 주기억 장치를 두 번 이상 접근해야 사용할 자료가 있는 장소에 도달합니다. 주소 필드로 접근할 주소를 표현할 수 없을 ..

연산자(Operation) 이번에는 정보처리기사 필기 과목인 전자계산기 구조의 연산자를 알아보아요. AND 연산 특정 비트를 Clear 시킬 때 사용합니다. Masking 연산이라고 부릅니다. 0으로 Clear 시킬 부분을 0으로 Mask 하여 연산합니다. AND, Masking OR 연산 특정 비트를 1로 설정할 때 사용합니다. Selective Set 연산이라고 부릅니다. 1로 설정할 부분을 1로 설정하여 연산합니다. OR, Selective Set XOR 연산 특정 비트를 반전할 때 사용합니다. Compare 연산이라고 부릅니다. 반전할 비트를 1로 설정하여 연산합니다. XOR, Compare NOT 연산 단항 연산으로 모든 비트를 반전합니다. 1의 보수를 구할 때 사용합니다. Complement ..

컴퓨터 명령어(Instruction) 이번에는 정보처리기사 필기 과목인 전자계산기 구조의 컴퓨터 명령어를 알아보아요. 컴퓨터 명령어(Instruction) 연산종류와 주소 결정 방식, 주소 필드로 구성합니다. 컴퓨터 명령어(Instruction)의 구조 연산 종류(OP Code) 수행할 연산자를 표시하며 Operation Code여서 OP Code라 부릅니다. 함수 연산, 자료 전달 연산, 제어 연산, 입출력 연산으로 나눌 수 있습니다. 함수 연산은 ADD, SUB, MUL, DIV, 산술 쉬프트 등의 산술 연산과 AND, OR, NOT, XOR, 논리 쉬프트, 로테이션 쉬프트, Complement, Clear 등의 논리 연산이 있습니다. 자료 전달 연산에는 Load, Store, Move, Push, ..

CPU(Central Processing Unit) 이번에는 정보처리기사 필기 과목인 전자계산기 구조의 CPU에 관해 알아보아요. CPU(Central Processing Unit) 컴퓨터 시스템의 두뇌 역할을 하는 중앙처리장치입니다. 레지스터, 산술논리유닛(ALU), 제어장치(CU), 버스로 구성합니다. 레지스터(Register) CPU내에서 데이터를 기억하는 메모리 장치입니다. CPU내에서 처리할 명령어나 연산에 사용할 값이나 연산 결과를 일시적으로 기억하는 장치입니다. 메모리 장치중에 가장 빠릅니다. 플리플롭과 래치(Latch)를 병렬로 구성합니다. PC(Program Counter): 다음 번에 실행할 명령어 주소를 기억하는 레지스터 IR(Instruction Register): 현재 실행 중인 ..

플리플롭 이번에는 정보처리기사 필기 과목인 전자계산기 구조의 플리플롭을 알아보아요. 플리플롭 입력과 클럭(Clock)에 따라 상태가 변하는 순서 논리회로 클럭(Clock) 펄스가 발생하지 않으면 상태가 변하지 않습니다. RS 플리플롭 이전 클락의 값을 유지하거나 0 혹은 1로 설정하는 플립플롭 S은 설정 입력 값이며 R은 리셋 입력 값입니다. S와 R이 0이면 이전 상태를 유지합니다. S와 R을 1로 입력할 수 없습니다. RS 플리플롭 논리회로 RS 플리플롭의 진리표 D 플리플롭 Delay 플리플롭입니다. 입력한 값을 다음 클락의 출력으로 지연하는 플립플롭입니다. RS 플리플롭의 R값을 S의 NOT(인버터)으로 사용하는 플리플롭입니다. D 플리플롭 논리회로 D 플리플롭의 진리표 JK 플리플롭 RS 플리플..

멀티플렉서(MUX), 디멀티플렉서(DMUX) 이번에는 정보처리기사 필기 과목인 전자계산기 구조의 멀티플렉서와 디멀트플렉서를 알아보아요. 멀티플렉서(MUX, Multiplexer) 2의 n승의 입력과 n개의 선택선을 이용하여 1개의 입력선을 출력으로 선택하는 논리 회로 멀티플렉서 디멀티플렉서(DMUX, De Multiplexer) 1개의 입력선과 n개의 선택선을 이용하여 2의 n개를 출력하는 논리회로 디멀티플렉서 너와 나의 연결고리 "공감"

디코더(Decoder), 인코더(Encoder) 이번에는 정보처리기사 필기 과목인 전자계산기 구조에서 디코더(Decoder)와 인코더(Encoder)를 살펴보아요. 디코더(Decoder) n개의 입력의 조합으로 2의 n승개를 출력하는 회로 디코더 인코더(Encoder) 2의 n승개의 입력으로 n개를 출력하는 회로 인코더 너와 나의 연결고리 "공감"

반감산기(HS, Half Subtract) 이번에는 정보처리기사 필기 과목인 전자계산기 구조의 반감산기(Half Subtract)를 알아보아요. 반감산기(HS, Half Subtract) 1비트 A에서 B를 빼는 회로 반감산기 너와 나의 연결고리 "공감"

가산기(Adder) 이번에는 정보처리기사 필기 과목인 전자계산기 구조에서 가산기를 알아보기로 해요. 가산기(Adder) 입력한 값의 합(Sum)과 자리올림(Carry)을 구하는 논리 회로 반가산기(Half Adder)와 전가산기(Full Adder)가 있음 반가산기(Half Adder) 두 개의 입력을 통해 합(Sum)과 자리올림(Carry)을 구하는 논리 회로 반가산기 전가산기(Full Adder) 두 개의 입력과 이전 자리올림으로 합(Sum)과 자리올림(Carry)을 구하는 논리 회로 전가산기 병렬 가산기(PA, Parallel Adder) n개의 전가산기(FA)로 n Bit의 2진수 A,B를 계산하는 논리회로 전파지연을 줄이기 위해 Carry Look Ahead를 이용 F=A-1 A=1011로 가정..